

Reti Logiche 2

Prof. Roberto Passerone, Dr. Alessandro Tontini

12 giugno 2018

Si risponda a tutte le domande proposte. I punti assegnati a ciascuna domanda sono indicativi.

1 VHDL

- **Stile comportamentale in VHDL (6 pts):** Si discuta lo stile di descrizione VHDL comportamentale (behavioral) ed in particolare il ruolo della sensitivity list, evidenziando quando avviene l'assegnamento ai segnali.

Vengono fornite due versioni del codice VHDL relativo ad un flip-flop di tipo D con reset attivo alto, mostrate in Figura 1. Supponendo, almeno inizialmente, di ignorare la sensitivity list, motivare per ogni listato se il tipo di reset è sincrono o asincrono. Considerare ora la sensitivity list: si discuta se la sensitivity list per ciascuna soluzione è corretta, e nel caso come essa debba essere modificata.

- **Sommatori in VHDL (6 pts):** Si realizzi un sommatore combinatorio per numeri positivi a 4 bit in VHDL seguendo due alternative:
 - Nella prima, si scriva il codice di un full adder (entità ed architettura) usando lo stile di descrizione dataflow (a equazioni) e si realizzi un sommatore ripple carry a 4 bit utilizzando lo stile di descrizione strutturale.
 - Nella seconda, si scriva direttamente il codice del sommatore a 4 bit usando uno stile di descrizione comportamentale.

Si usi, per entrambe le soluzioni, la medesima definizione di entità variando solo la definizione dell'architettura. Si prevedano un ingresso ed una uscita per il riporto.

1) <pre>process (clock) begin if reset = '1' then Q <= '0'; elsif rising_edge(clock) then Q <= D; end if; end process;</pre>	<pre>2) process (clock) begin if rising_edge(clock) then if reset = '1' then Q <= '0'; else Q <= D; end if; end if; end process;</pre>
---	--

Figure 1: Due versioni di codice in VHDL per flip flop di tipo D.




Figure 2: Caratteristica tensione/corrente di un transistor nMOS.

2 Elettronica

- **Caratteristica nMOS (7 pts):** Si discutano le tre regioni di funzionamento dei transistori MOSFET a canale n: cut-off, zona triodo (o lineare), e saturazione, spiegando brevemente cosa avviene nel canale. Facendo riferimento alla Figura 2 che mostra la curva caratteristica tensione/corrente di un transistor, si determini la tensione di soglia, spiegando come sia stata derivata (suggerimento: la tensione di soglia *non* è 2 V), e si identifichino le regioni di funzionamento. Spiegare perché, quando la curva di corrente I_D va in saturazione, la pendenza non è pari a zero.
- **Logica dinamica (7 pts):** Si illustri il funzionamento della logica dinamica, evidenziandone la struttura base e le fasi di esecuzione, mostrando un circuito di esempio di un invertitore con i relativi diagrammi temporali dei segnali di clock di ingresso e di uscita, per le due condizioni di ingresso alto ed ingresso basso. Si discutano i vantaggi e gli svantaggi rispetto ad una logica a rapporto (nMOS) e rispetto alla logica CMOS, in termini di area e di consumi di potenza.

Si discutano quindi brevemente i problemi dovuti alla connessione in cascata di porte dinamiche, e come si possano risolvere usando la logica domino.

3 FPGA

- **Logic Cell (4 pts):** Si discuta la struttura di una logic cell di una FPGA basata su RAM statiche, evidenziando il ruolo dei vari componenti e come venga codificata una funzione.